做流片ASIC和做FPGA的RTL 设计之间有什么不同吗

我举个简单点的例子，比方对于状态机的实现，Asic就比较青睐格雷码，而Fpga则倾向于独热码。为什么呢？这是因为格雷码状态少，所以Asic实现时所需要的寄存器就少但是问题是这样的，谁也不可能光靠本科或者硕士选几门相关课程就能保证入职。比如说硕士学了模拟前端设计的想想也不可能一毕业就有人招你去做通信芯片，数字也是一样的。ASIC是很大的投资，都是资本雄厚的企业参与的游戏，企业肯定也不会找新手去做。大家都是从生手一步一步过来的。你不如把FPGA当成将来ASIC职位的跳板，先把手边容易做的事做好比一上来吃个胖子贪多嚼不烂总要强些。，资源就比较少；独热码的状态虽然多，但相应的组合逻辑少，而在Fpga实现时，主要受限于组合逻辑的之间的互连。

ASIC前端需要考虑的东西更多，你的估计是对的。除此之外还有DFT设计等方面，的确ASIC前端要比FPGA更难。

如果不那么地追求性设计方面，fpga考虑的更多的是怎么用ram去实现一个复杂功能，而不是用寄存器去搭，对于多路处理，fpga一般都是采用时分复用来节省资源，而不是例化多路，fpga考虑的更多是资源怎么充分利用，寄存器和ram的均衡，asic考虑功耗，可靠性比较多，两年前，做的一个项目直接从asic移植到fpga芯片直接资源爆掉(很猛的片子），发现有个功能点asic全部用寄存器搭的，没有办法方案重做，修改成ram方案，寄存器只有原来的1/10,ram多了很多，ram就在那里不用白不用，最近做的一个项目也是借鉴芯片方案，芯片中很多定点数的乘法都是用移位来实现的，为了节约面积这样很多系数就只能是1/2,1/4...1/2^n，会影响性能，逻辑的方案就不用这么搞了，我直接就用dsp已经在那里了，直接用，所能的话，其实没太大别。如果要抠性能，那就要理解Asic和Fpga对于电路的实现原理了。

做流片ASIC和做FPGA的RTL 设计之间有什么不同吗

设计方面，fpga考虑的更多的是怎么用ram去实现一个复杂功能，而不是用寄存器去搭，对于多路处理，fpga一般都是采用时分复用来节省资源，我举个简单点的例子，比方对于状态机的实现，Asic就比较青睐格雷码，而Fpga则倾向于独热码。为什么呢？这是因为格雷码状态少，所以Asic实现时所需要的寄存器就少，资源就比较少；独热码的状态虽然多，但相应的组合逻辑少，而在Fpga实现时，主要受限于组合逻辑的之间的互连。而不是例化多路，fpga考虑的更多是资源怎么充分利用，寄存器和ram的均衡，asic考虑功耗，可靠性比较多，两年前，做的一个项目直接从asic移植到fpga芯片直接资源爆掉(很猛的片子），发现有个功能点asic全部用寄存器搭的，没有办法方案重做，修改成ram方案，寄存器只有原来的1/10,ram多了很多，ram就在那里不用白不用，最近做的一个项目也是借鉴芯片方案，芯片中很多定点数的乘法都是用移位来实现的，为了节约面积这样很多系数就只能是1/2,1/4...1/2^n，会影响性能，逻辑的方案就不用这么搞了，我直接就用dsp已经在那里了，直接用，所

ASIC前端需要考虑的东西更多，你的估计是对的。除此之外还有DFT设计等方面，的确ASIC前端要比FPGA更难。

再有，Fpga多半会调用Fpga厂商提供的ip，而Asic可能都要自己设计，虽然SoC那么火，基于ip的设计

如果不那么地追求性能的话，其实没太大别。如果要抠性能，那就要理解Asic和Fpga对于电路的实现原理了。